

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN, ĐHQG-HCM

KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO ĐỒ ÁN MÔN HỌC

ĐỀ TÀI: THIẾT KẾ D FLIP-FLOP DÙNG D-LATCH

Môn học: CE222.Q22 - Thiết kế vi mạch số

Giảng viên hướng dẫn: Ngô Hiếu Trường

Thực hiện bởi nhóm 21, bao gồm:

- | | |
|-------------------------|----------------|
| 1. Lê Nguyễn Thành Danh | MSSV: 23520241 |
| 2. Bùi Tấn Đạt | MSSV: 23520244 |

Thời gian thực hiện: 12/04/2026 – 24/05/2026

TÓM TẮT

Đồ án thực hiện thiết kế D Flip-Flop dùng D-Latch ở mức transistor trên công nghệ CMOS 90 nm, nguồn 1.2 V. Kiến trúc sử dụng static transmission-gate D_latch và ghép hai latch theo cấu trúc master–slave.

Thiết kế được trình bày theo quy trình từ schematic, chọn kích thước transistor, layout, trích ký sinh đến mô phỏng pre-layout và post-layout. Layout DFF có kích thước $8.82\ \mu\text{m} \times 4.6\ \mu\text{m}$, diện tích xấp xỉ $40.57\ \mu\text{m}^2$. Sau layout, kết quả đo timing cho $t_{\text{setup}} = 30\ \text{ps}$, $t_{\text{hold}} = 20\ \text{ps}$ và $t_{\text{CQ,max}} = 77.4\ \text{ps}$. Từ công thức timing, F_{max} lý thuyết xấp xỉ 9.31 GHz; khi kiểm chứng bằng sweep transient post-layout, chu kỳ nhỏ nhất được chốt là 160 ps, tương ứng $F_{\text{max}} \approx 6.25\ \text{GHz}$. Báo cáo cũng bổ sung mô phỏng clock skew giữa hai latch để khảo sát hiện tượng dữ liệu đi xuyên trong cấu trúc master–slave.

MỤC LỤC

Tóm tắt	i
Danh sách hình	iv
Danh sách bảng	vi
Chương 1: Tổng quan đề tài	1
1.1 Giới thiệu đề tài	1
1.2 Mục tiêu thiết kế	1
1.3 Phạm vi thực hiện	1
1.4 Tiêu chí đánh giá	1
Chương 2: Cơ sở lý thuyết	2
2.1 CMOS inverter	2
2.2 Transmission gate	2
2.3 D_latch mức	2
2.4 D flip-flop master-slave	2
2.5 Thông số thời gian	2
2.6 Clock skew và race condition	3
Chương 3: Kiến trúc D Flip-Flop	4
3.1 Cấu trúc D_latch	4
3.2 Cấu trúc DFF master-slave	4
3.3 Quan hệ CLK, CLKB, Qm và Q	5
3.4 Thông số cần đánh giá	5
Chương 4: Thiết kế transistor và schematic	6
4.1 Thiết kế D_latch	6
4.2 Thiết kế DFF và mạch tạo CLKB	6
4.3 Kích thước transistor	7
4.4 Testbench mô phỏng	7
Chương 5: Layout và trích ký sinh	9
5.1 Layout DFF	9
5.2 Kích thước và diện tích	9
5.3 Layout sau trích ký sinh	10
Chương 6: Mô phỏng và đánh giá kết quả	12
6.1 Thiết lập mô phỏng	12
6.2 Mô phỏng D_latch pre-layout và post-layout	12
6.3 Mô phỏng DFF pre-layout và post-layout	13

6.4	Mô phỏng setup time và hold time	14
6.4.1	Kết quả pre-layout	15
6.4.2	Kết quả post-layout	16
6.5	Mô phỏng clock skew và race condition	18
6.5.1	Thiết lập mô phỏng	18
6.5.2	Trường hợp dữ liệu đi xuyên khi DelaySlave = 0.6 ns	19
6.5.3	Trường hợp không có dữ liệu đi xuyên khi DelaySlave = 1 ns	19
6.5.4	Trường hợp tách pha rõ khi DelaySlave = 2 ns	20
6.6	Đánh giá tần số hoạt động	21
6.6.1	Đo clock-to-Q delay	21
6.6.2	Ước lượng Fmax theo công thức timing	24
6.6.3	Kiểm chứng Fmax bằng sweep chu kỳ clock	25
6.6.4	Đối chiếu DFF đơn và cấu hình có buffer	26
6.7	Nhận xét về ảnh hưởng ký sinh	29
Chương 7:	Kết luận	30
Tài liệu tham khảo		31

DANH SÁCH HÌNH

Hình 3.1:	Schematic D_latch static transmission-gate	4
Hình 3.2:	Schematic tổng thể của DFF master-slave	5
Hình 4.1:	Schematic inverter tạo tín hiệu CLKB từ CLK	6
Hình 4.2:	Schematic testbench dùng để kiểm tra D_latch	8
Hình 4.3:	Testbench DFF	8
Hình 5.1:	Layout DFF master-slave	9
Hình 5.2:	Kích thước layout DFF dùng để tính diện tích	10
Hình 5.3:	Layout DFF sau trích ký sinh	10
Hình 6.1:	Waveform D_latch pre-layout	12
Hình 6.2:	Waveform D_latch post-layout	13
Hình 6.3:	Waveform DFF pre-layout	13
Hình 6.4:	Waveform DFF post-layout	13
Hình 6.5:	Waveform minh họa phép đo timing của DFF	14
Hình 6.6:	Testbench DFF dùng để đo setup time và hold time	14
Hình 6.7:	Cấu hình tham số mô phỏng cho testbench đo setup/hold	15
Hình 6.8:	Kết quả sweep setup time pre-layout: $t_{setup} = 17$ ps	16
Hình 6.9:	Kết quả sweep hold time pre-layout: $t_{hold} = 11$ ps	16
Hình 6.10:	Kết quả sweep setup time post-layout: $t_{setup} = 30$ ps	17
Hình 6.11:	Kết quả sweep hold time post-layout: $t_{hold} = 20$ ps	17
Hình 6.12:	Testbench dùng hai nguồn clock riêng cho master và slave	18
Hình 6.13:	Cấu hình tham số t_{per} , p_w , thời gian sườn và $DelaySlave$	18
Hình 6.14:	Dữ liệu đi xuyên khi $DelaySlave = 0.6$ ns: slave mở sớm và hai latch cùng mở	19
Hình 6.15:	Trường hợp $DelaySlave = 1$ ns: có non-overlap, Q trễ Qm khoảng 89 ps	20
Hình 6.16:	Trường hợp $DelaySlave = 2$ ns: Q trễ Qm khoảng 911 ps và không xảy ra dữ liệu đi xuyên	20
Hình 6.17:	Testbench đo clock-to-Q delay của DFF post-layout	22
Hình 6.18:	Cấu hình nguồn và tham số mô phỏng dùng cho phép đo t_{CQ}	22
Hình 6.19:	Waveform đo $t_{CQ,fall}$ trên post-layout	23
Hình 6.20:	Waveform đo $t_{CQ,rise}$ trên post-layout	23
Hình 6.21:	Mô hình timing giữa hai flip-flop dùng để ước lượng F_{max}	24
Hình 6.22:	Testbench kiểm chứng F_{max} bằng chuỗi hai DFF post-layout	25
Hình 6.23:	Kết quả sweep chu kỳ clock dùng để kiểm chứng F_{max} post-layout	25

Hình 6.24: Waveform DFF đơn post-layout tại $TPER = 200$ ps, chưa thêm buffer ngõ ra.....	27
Hình 6.25: Waveform DFF đơn post-layout tại $TPER = 200$ ps khi thêm buffer ngõ ra Q	27
Hình 6.26: Waveform DFF đơn post-layout tại $TPER = 160$ ps	28
Hình 6.27: Waveform DFF đơn post-layout tại $TPER = 160$ ps khi thêm buffer ngõ ra Q	28

DANH SÁCH BẢNG

Bảng 4.1: Kích thước transistor sử dụng trong thiết kế.....	7
Bảng 5.1: Tổng hợp kích thước layout DFF	10
Bảng 5.2: Các điểm cần chú ý trong layout DFF.....	11
Bảng 6.1: Thiết lập mô phỏng transient.....	12
Bảng 6.2: Nguyên tắc quét setup/hold trong testbench	15
Bảng 6.3: So sánh setup time và hold time trước/sau layout	17
Bảng 6.4: Tổng hợp kết quả mô phỏng clock skew	21
Bảng 6.5: Kết quả sweep chu kỳ clock post-layout	26
Bảng 6.6: Tổng hợp kết quả timing và Fmax post-layout	29

CHƯƠNG 1. TỔNG QUAN ĐỀ TÀI

1.1. Giới thiệu đề tài

D Flip-Flop là phần tử nhớ cơ bản trong mạch tuần tự số, dùng để lưu trạng thái và đồng bộ dữ liệu theo clock. Báo cáo này trình bày thiết kế DFF dùng D_latch static transmission-gate trên công nghệ CMOS 90 nm, nguồn nuôi 1.2 V.

Thiết kế được thực hiện ở mức transistor, sau đó kiểm tra bằng mô phỏng pre-layout và post-layout. Các nội dung chính gồm schematic, kích thước transistor, layout, trích ký sinh, mô phỏng chức năng và đánh giá các thông số thời gian.

1.2. Mục tiêu thiết kế

Mục tiêu là xây dựng DFF master–slave hoạt động đúng chức năng, trong đó hai D_latch được điều khiển bởi hai pha clock bổ sung nhau. Thiết kế cần thể hiện được quá trình lấy mẫu dữ liệu, giữ trạng thái và cập nhật Q tại cạnh clock hiệu lực.

1.3. Phạm vi thực hiện

Báo cáo tập trung vào các bước: thiết kế D_latch, ghép DFF master–slave, chọn kích thước transistor, thực hiện layout, trích ký sinh và mô phỏng transient. Các số liệu timing chỉ được ghi nhận khi có waveform đo hoặc bảng đo tương ứng.

1.4. Tiêu chí đánh giá

Thiết kế được đánh giá theo chức năng logic, diện tích layout, clock-to-Q delay, setup time, hold time, chu kỳ clock nhỏ nhất T_{min} , tần số hoạt động và ảnh hưởng ký sinh sau layout. Các thông số định lượng chỉ được ghi khi có kết quả đo rõ ràng.

CHƯƠNG 2. CƠ SỞ LÝ THUYẾT

2.1. CMOS inverter

CMOS inverter gồm một PMOS kéo lên và một NMOS kéo xuống. Khi ngõ vào ở mức thấp, PMOS dẫn và ngõ ra được kéo lên VDD. Khi ngõ vào ở mức cao, NMOS dẫn và ngõ ra được kéo xuống GND.

Inverter được dùng trong D_latch để tạo vòng lưu trữ và đệm ngõ ra. Kích thước PMOS thường lớn hơn NMOS để bù độ linh động hạt tải thấp hơn.

2.2. Transmission gate

Transmission gate kết hợp NMOS và PMOS điều khiển bằng hai tín hiệu bù nhau. Cấu trúc này truyền cả mức logic 0 và mức logic 1 tốt hơn pass transistor đơn.

Trong D_latch, transmission gate được dùng cho đường ghi dữ liệu và đường hồi tiếp. Trạng thái bật/tắt của hai đường này quyết định latch đang cho dữ liệu đi qua hay đang giữ dữ liệu.

2.3. D_latch mức

D_latch là phần tử nhớ mức. Khi latch mở, ngõ ra bám theo dữ liệu vào sau độ trễ truyền. Khi latch đóng, ngõ ra giữ lại trạng thái trước đó nhờ vòng hồi tiếp.

Với D_latch active-high, đường ghi dữ liệu mở khi $CLK = 1$ và $CLKB = 0$. Khi $CLK = 0$ và $CLKB = 1$, đường hồi tiếp duy trì trạng thái đã lưu.

2.4. D flip-flop master–slave

DFF master–slave được tạo từ hai D_latch mắc nối tiếp. Latch master lấy mẫu dữ liệu ở một pha clock, latch slave cập nhật ngõ ra ở pha clock còn lại. Cách tổ chức này tạo phần tử nhớ kích cạnh từ hai phần tử nhớ mức.

Node Qm là ngõ ra latch master và là dữ liệu vào của latch slave. Ngõ ra Q là trạng thái cuối của DFF.

2.5. Thông số thời gian

Propagation delay mô tả thời gian truyền tín hiệu qua một khối logic. Với DFF, thông số chính là clock-to-Q delay, đo từ cạnh clock hiệu lực đến khi Q đạt mức logic mới, thường tại ngưỡng 50% VDD.

Setup time là thời gian tối thiểu D phải ổn định trước cạnh clock. Hold time là thời gian tối thiểu D phải tiếp tục ổn định sau cạnh clock. Rise time và fall time mô tả tốc độ chuyển mức của tín hiệu. Tần số hoạt động được đánh giá thông qua chu kỳ clock nhỏ nhất mà DFF vẫn hoạt động đúng.

Đối với DFF kích cạnh lên, nếu gọi cạnh lấy mẫu là t_{clk} , dữ liệu vào phải ổn định trong

khoảng:

$$t_{clk} - t_{setup} \leq t \leq t_{clk} + t_{hold}$$

Vùng thời gian này thường được gọi là cửa sổ lấy mẫu. Khi dữ liệu đổi trong cửa sổ lấy mẫu, latch master có thể không lưu được mức logic mong muốn, hoặc node nội bộ chuyển mức quá chậm làm tăng clock-to-Q delay. Trong trường hợp nghiêm trọng hơn, ngõ ra Q có thể chốt sai giá trị hoặc xuất hiện chuyển mức không mong muốn.

Clock-to-Q delay không phải là một hằng số tuyệt đối, mà phụ thuộc vào thời điểm D đổi so với cạnh clock, tải ngõ ra, độ dốc tín hiệu clock và ảnh hưởng ký sinh sau layout. Vì vậy khi đo setup time, ngoài tiêu chí Q chốt đúng mức logic, cần quan sát thêm việc t_{CQ} có tăng bất thường hay không. Một điểm dữ liệu quá gần biên setup có thể vẫn cho mức logic đúng nhưng delay bị phồng lớn, không còn phù hợp cho đường dữ liệu ở tầng sau.

2.6. Clock skew và race condition

Trong DFF master–slave dùng hai latch mức, yêu cầu quan trọng là hai latch không được cùng mở trong khoảng thời gian đủ dài để dữ liệu đi xuyên từ D đến Q. Clock skew là sai lệch thời gian giữa clock điều khiển latch master và clock điều khiển latch slave. Sai lệch này có thể đến từ inverter tạo clock bù, dây clock không cân bằng, tải cổng khác nhau hoặc ký sinh layout.

Nếu clock slave mở quá sớm trong khi clock master cũng đang mở, đường truyền $D \rightarrow Q_m \rightarrow Q$ có thể hình thành trong cùng một pha clock. Hiện tượng này thường được gọi là dữ liệu đi xuyên hoặc race-through. Khi hiện tượng này xảy ra, DFF mất tính chất kích cạnh: Q không còn chỉ cập nhật tại cạnh clock hiệu lực mà có thể bám theo D sau một hoặc vài độ trễ cổng. Đây cũng là biểu hiện thường gặp của hold violation trong cấu trúc master–slave.


Ngược lại, nếu giữa pha master và pha slave tồn tại khoảng non-overlap đủ lớn, master có thời gian lưu ổn định Q_m trước khi slave mở. Khi đó Q chỉ cập nhật sau khi Q_m đã ổn định, tránh đường truyền trực tiếp từ D đến Q. Do đó mô phỏng clock skew giữa hai latch là bước cần thiết để đánh giá biên an toàn timing của DFF, đặc biệt sau khi có ký sinh layout.

CHƯƠNG 3. KIẾN TRÚC D FLIP-FLOP

3.1. Cấu trúc D_latch

D_latch được tạo từ hai transmission gate, một inverter lưu trữ và một inverter đệm ngõ ra. Các transistor được tích hợp trực tiếp trong schematic D_latch, không tách thành các cell schematic riêng.

Khi latch mở, đường ghi dữ liệu dẫn và node lưu trữ nhận dữ liệu từ D. Khi latch đóng, đường ghi dữ liệu tắt và đường hồi tiếp duy trì trạng thái đã lưu.




Hình 3.1: Schematic D_latch static transmission-gate

3.2. Cấu trúc DFF master–slave

DFF được tạo từ hai D_latch mắc nối tiếp theo cấu trúc master–slave. Hai latch dùng hai pha clock bổ sung nhau để tách pha lấy mẫu và pha truyền dữ liệu ra ngõ cuối.

Latch master tạo node trung gian Qm. Latch slave nhận dữ liệu từ Qm và tạo ngõ ra cuối Q. Với cấu trúc positive-edge, Q cập nhật tại cạnh lên của CLK khi điều kiện setup/hold được thỏa mãn.



Hình 3.2: Schematic tổng thể của DFF master-slave

3.3. Quan hệ CLK, CLKB, Qm và Q

Tín hiệu CLKB được tạo từ CLK bằng một inverter. Master latch mở khi $CLK = 0$ và $CLKB = 1$; slave latch mở khi $CLK = 1$ và $CLKB = 0$.

Tại cạnh lên của CLK, master chuyển sang giữ dữ liệu và slave mở để truyền dữ liệu từ Qm sang Q. Trong điều kiện clock lý tưởng, hai latch không cùng mở trong cùng một pha.

Về mặt timing, cạnh lên của CLK là thời điểm chuyển giao giữa hai latch. Ngay trước cạnh này, master còn đang mở nên D cần ổn định đủ lâu để node Qm đạt mức logic hợp lệ. Ngay sau cạnh này, master phải đóng đủ nhanh để biến động mới của D không đi vào Qm. Nếu D thay đổi quá gần cạnh clock, yêu cầu setup hoặc hold có thể bị vi phạm.

Trong thiết kế thực tế, CLKB được tạo qua inverter nên hai tín hiệu điều khiển không đảo tức thời tuyệt đối. Độ trễ inverter clock và tải cổng transmission gate tạo ra một khoảng lệch pha nhỏ giữa đường điều khiển master và slave. Nếu lệch pha làm master và slave cùng mở, DFF có nguy cơ dữ liệu đi xuyên; nếu lệch pha tạo non-overlap vừa đủ, dữ liệu được tách thành hai pha rõ ràng hơn. Vì vậy phần mô phỏng không chỉ kiểm tra chức năng với clock đơn, mà còn khảo sát riêng trường hợp hai latch được cấp hai clock lệch nhau.

3.4. Thông số cần đánh giá

Các tiêu chí đánh giá gồm chức năng logic, diện tích layout, clock-to-Q delay, setup time, hold time, T_{min}/F_{max} và ảnh hưởng ký sinh sau layout. Với các thông số timing, báo cáo chỉ kết luận khi có waveform đo hoặc bảng đo rõ ràng.

CHƯƠNG 4. THIẾT KẾ TRANSISTOR VÀ SCHEMATIC


4.1. Thiết kế D_latch

D_latch được thiết kế trực tiếp ở mức transistor. Đường ghi dữ liệu dùng transmission gate để truyền D vào node lưu trữ khi latch mở. Đường hồi tiếp giữ trạng thái khi latch đóng. Inverter lưu trữ tạo vòng nhớ, còn inverter ngõ ra đệm tín hiệu Q.

Chiều dài kênh của các transistor được giữ ở $0.10\ \mu\text{m}$. Việc chọn chiều rộng W được thực hiện theo vai trò của từng nhánh: đường ghi dữ liệu cần đủ mạnh để nạp/xả node lưu trữ, còn đường hồi tiếp ưu tiên tải nhỏ.

4.2. Thiết kế DFF và mạch tạo CLKB

DFF được ghép từ hai D_latch master–slave và một inverter tạo CLKB từ CLK. Inverter clock cần lái các cổng điều khiển của transmission gate trong cả hai latch, nên được chọn kích thước lớn hơn inverter lưu trữ.



Hình 4.1: Schematic inverter tạo tín hiệu CLKB từ CLK

4.3. Kích thước transistor

Bảng 4.1 trình bày kích thước transistor sử dụng trong thiết kế. Đơn vị W/L trong bảng là $\mu\text{m}/\mu\text{m}$.


Bảng 4.1: Kích thước transistor sử dụng trong thiết kế

Khối chức năng	NMOS W/L	PMOS W/L
Transmission gate ngõ vào	0.18/0.10	0.28/0.10
Transmission gate hồi tiếp	0.12/0.10	0.20/0.10
Bộ đảo lưu trạng thái	0.12/0.10	0.30/0.10
Bộ đảo đệm ngõ ra	0.18/0.10	0.42/0.10
Bộ đảo tạo CLKB	0.30/0.10	0.75/0.10


Transmission gate ngõ vào được chọn lớn hơn nhánh hồi tiếp để ưu tiên khả năng nạp/xả nút lưu trữ khi latch mở. Nhánh hồi tiếp dùng kích thước nhỏ hơn để giảm tải tại node nội bộ và giảm tải clock. Bộ đảo đệm ngõ ra lớn hơn bộ đảo lưu trạng thái để cải thiện khả năng kéo tải tại Q. Bộ đảo tạo CLKB được chọn lớn hơn để điều khiển các transistor clock trong hai latch.

4.4. Testbench mô phỏng

Testbench mô phỏng sử dụng $V_{DD} = 1.2\text{ V}$. Biến t_{per} được dùng làm chu kỳ clock. Tín hiệu D được đặt delay $0.25 \times t_{per}$ để tránh chuyển mức đúng tại cạnh clock. Rise time và fall time của nguồn xung là 0.1 ps, thời gian mô phỏng transient là 10 ns và max step là 20 ps.



Hình 4.2: Schematic testbench dùng để kiểm tra D_latch




Hình 4.3: Testbench DFF

CHƯƠNG 5. LAYOUT VÀ TRÍCH KÝ SINH

5.1. Layout DFF

Layout DFF được tạo bằng cách đặt hai latch gần nhau theo hướng truyền dữ liệu từ D đến Q. Cách đặt này giúp đường dữ liệu chính đi theo một hướng rõ ràng, giảm chiều dài dây tại các node trung gian như Qm và hạn chế vòng dây không cần thiết trong mạch nhớ.

Hai rail VDD và GND được giữ theo phương ngang, tạo đường cấp nguồn liên tục cho cả hai latch. Đường clock và CLKB được đưa vào vùng giữa để phân phối đến các transmission gate của master và slave. Các node nhạy như Qm, Q và các đường hồi tiếp được ưu tiên đi dây ngắn vì điện dung ký sinh tại các node này ảnh hưởng trực tiếp đến delay, setup time và hold time.




Hình 5.1: Layout DFF master-slave

5.2. Kích thước và diện tích

Kích thước layout DFF đo được là $8.82 \mu\text{m} \times 4.6 \mu\text{m}$. Diện tích xấp xỉ:

$$8.82 \times 4.6 \approx 40.57 \mu\text{m}^2$$




Hình 5.2: Kích thước layout DFF dùng để tính diện tích

Bảng 5.1: Tổng hợp kích thước layout DFF

Khối	Kích thước	Diện tích
DFF	8.82 μm x 4.6 μm	40.57 μm^2

5.3. Layout sau trích ký sinh

Layout sau trích ký sinh được dùng cho mô phỏng post-layout. Ở bước này, các thành phần điện trở và điện dung ký sinh của dây nối, tiếp xúc và các node nội bộ được đưa vào netlist mô phỏng. Đây là khác biệt quan trọng so với mô phỏng schematic, vì các node lưu trữ trong DFF có tải ký sinh trực tiếp ảnh hưởng đến thời gian nạp/xả và biên timing.



Hình 5.3: Layout DFF sau trích ký sinh

Bảng 5.2: Các điểm cần chú ý trong layout DFF

Thành phần	Nhận xét
Đường dữ liệu	Được bố trí theo hướng $D \rightarrow Q_m \rightarrow Q$ để giảm chiều dài dây truyền dữ liệu chính.
Đường clock	Cần phân phối cân đối đến hai latch vì sai lệch clock có thể làm thay đổi vùng overlap/non-overlap.
Node Q_m và Q	Là các node timing quan trọng; điện dung ký sinh tại đây làm tăng thời gian nạp/xả và ảnh hưởng setup/hold.
Nguồn VDD/GND	Rail nguồn được giữ liên tục để cấp nguồn rõ ràng cho hai latch và giảm đường vòng không cần thiết.
Trích ký sinh	Netlist sau trích ký sinh được dùng cho các kết luận post-layout; báo cáo không kết luận DRC/LVS nếu chưa có log chính thức.

CHƯƠNG 6. MÔ PHỎNG VÀ ĐÁNH GIÁ KẾT QUẢ

6.1. Thiết lập mô phỏng

Mô phỏng sử dụng transient analysis với nguồn nuôi $VDD = 1.2$ V. Tín hiệu CLK dùng nguồn xung pulse; D được đặt lệch pha so với CLK bằng delay $0.25 \times t_{per}$. Thiết lập này tránh việc D đổi trạng thái đúng tại cạnh clock.

Bảng 6.1: Thiết lập mô phỏng transient


Thông số	Giá trị
VDD	1.2 V
CLK	Pulse, $v1 = 0$ V, $v2 = 1.2$ V, width = $t_{per}/2$, period = t_{per}
D	Pulse, delay = $0.25 \times t_{per}$, width = t_{per} , period = $2 \times t_{per}$
Rise/Fall time	0.1 ps
Transient stop time	10 ns trong các mô phỏng chức năng đã trình bày
Max step	20 ps
Tín hiệu quan sát	D_latch: CLK, CLKB, D, Q; DFF: CLK, D, Qm, Q

6.2. Mô phỏng D_latch pre-layout và post-layout

Mô phỏng D_latch kiểm tra hai trạng thái mở và giữ. Khi latch mở, Q bám theo D. Khi latch giữ, Q duy trì trạng thái đã lưu.



Hình 6.1: Waveform D_latch pre-layout




Hình 6.2: Waveform D_latch post-layout

Sau trích ký sinh, waveform có thể xuất hiện sườn chuyển mức chậm hơn hoặc nhiều nhỏ do điện trở và điện dung ký sinh. Delay của D_latch chỉ được kết luận khi có marker đo chính thức.

6.3. Mô phỏng DFF pre-layout và post-layout

DFF được kiểm tra bằng các tín hiệu CLK, D, Qm và Q. Qm là ngõ ra latch master, Q là ngõ ra cuối. Điều kiện kiểm tra chức năng là Q chỉ cập nhật tại cạnh clock hiệu lực và giữ trạng thái giữa các cạnh clock.




Hình 6.3: Waveform DFF pre-layout



Hình 6.4: Waveform DFF post-layout

Waveform post-layout được dùng để kiểm tra lại chức năng sau trích ký sinh. Clock-to-Q delay, setup time và hold time cần phép đo riêng bằng marker hoặc bằng đo.




Hình 6.5: Waveform minh họa phép đo timing của DFF


Clock-to-Q delay được đo từ mức 50% VDD của cạnh clock hiệu lực đến mức 50% VDD của Q. Setup time được xác định bằng cách dịch thời điểm chuyển của D tiến gần cạnh clock. Hold time được xác định bằng cách dịch thời điểm chuyển của D ngay sau cạnh clock.

6.4. Mô phỏng setup time và hold time

Phép đo setup/hold được thực hiện bằng cách cố định cạnh lên lấy mẫu của CLK tại t_{clk} , sau đó dịch thời điểm chuyển mức của D quanh cạnh này. Mục tiêu của phép đo không chỉ là quan sát Q đổi đúng hay sai, mà còn kiểm tra xem khi D tiến sát cạnh clock thì t_{CQ} có tăng bất thường hay không.



Hình 6.6: Testbench DFF dùng để đo setup time và hold time



Hình 6.7: Cấu hình tham số mô phỏng cho testbench đo setup/hold

Trong phép đo setup time, D đổi mức trước cạnh chốt một khoảng t_{su} . Giá trị t_{su} được quét giảm dần; tại mỗi điểm quét, Q được quan sát sau cạnh clock. Nếu Q vẫn đạt mức logic mới và dạng sóng không suy giảm bất thường, điểm quét đó được xem là đạt. Khi Q không lên đủ mức, chốt sai hoặc clock-to-Q delay tăng quá lớn, điểm đó được xem là vi phạm setup. Setup time là giá trị nhỏ nhất của t_{su} còn thỏa tiêu chí hoạt động đúng.


Trong phép đo hold time, D giữ giá trị cũ tới sau cạnh clock rồi mới đổi. Biến t_h được quét từ các giá trị dương về gần 0 ps, có thể mở rộng sang giá trị âm để quan sát biên vi phạm. Hold time là giá trị t_h nhỏ nhất mà Q vẫn giữ đúng dữ liệu đã tồn tại trước cạnh lấy mẫu. Nếu D đổi quá sớm và giá trị mới làm Q cập nhật sai, mạch đã vi phạm hold.

Bảng 6.2: Nguyên tắc quét setup/hold trong testbench


Thông số đo	Cách đặt cạnh D	Tiêu chí đạt
Setup time	$td = t_{clk} - t_{su}$, quét t_{su} giảm dần	Q chốt đúng dữ liệu mới sau cạnh clock, không suy giảm mức logic và không tăng delay bất thường
Hold time	$td = t_{clk} + t_h$, quét t_h tiến gần 0 ps hoặc âm	Q giữ đúng dữ liệu cũ đã có tại cạnh clock, dữ liệu mới không lọt qua trong cùng cạnh lấy mẫu

6.4.1. Kết quả pre-layout

Với mô phỏng schematic pre-layout, mạch chưa bao gồm điện trở và điện dung ký sinh của dây nối layout. Kết quả này dùng để đánh giá ban đầu khả năng hoạt động của topology và kích thước transistor đã chọn.



Hình 6.8: Kết quả sweep setup time pre-layout: $t_{setup} = 17 \text{ ps}$




Hình 6.9: Kết quả sweep hold time pre-layout: $t_{hold} = 11 \text{ ps}$


Từ hai phép sweep pre-layout, DFF hoạt động đúng khi dữ liệu D ổn định tối thiểu 17 ps trước cạnh chốt và được giữ tối thiểu 11 ps sau cạnh chốt. Các giá trị này phản ánh điều kiện timing của schematic lý tưởng hơn, trong đó tải tại các node nội bộ chủ yếu đến từ cổng transistor và tải mô phỏng, chưa bao gồm đầy đủ ảnh hưởng dây nối sau layout.

6.4.2. Kết quả post-layout

Sau layout, netlist đã trích ký sinh bổ sung các thành phần RC trên dây nối, node lưu trữ, đường clock và các kết nối đến transmission gate. Các ký sinh này làm tăng thời gian nạp/xả tại Qm và Q, đồng thời có thể làm cạnh clock tại các transistor điều khiển không còn lý tưởng như trong schematic. Vì vậy điều kiện setup/hold sau layout thường chặt hơn kết quả pre-layout.



Hình 6.10: Kết quả sweep setup time post-layout: $t_{setup} = 30 \text{ ps}$



Hình 6.11: Kết quả sweep hold time post-layout: $t_{hold} = 20 \text{ ps}$

Kết quả post-layout cho $t_{setup} = 30 \text{ ps}$ và $t_{hold} = 20 \text{ ps}$. So với pre-layout, setup time tăng từ 17 ps lên 30 ps và hold time tăng từ 11 ps lên 20 ps. Sự tăng này phù hợp với kỳ vọng vì các ký sinh RC làm node nội bộ ổn định chậm hơn, khiến dữ liệu cần có mặt sớm hơn trước cạnh clock và cần được giữ lâu hơn sau cạnh clock. Do đó các số post-layout là bộ số liệu timing phù hợp hơn để kết luận cho mạch sau layout, còn số pre-layout chủ yếu dùng để so sánh xu hướng và kiểm tra thiết kế ban đầu.

Bảng 6.3: So sánh setup time và hold time trước/sau layout


Trường hợp mô phỏng	t_{setup}	t_{hold}
Pre-layout	17 ps	11 ps
Post-layout	30 ps	20 ps

Bảng trên cho thấy kết quả pre-layout có xu hướng lạc quan hơn vì chưa phản ánh đầy đủ tải dây nối và ký sinh sau layout. Trong báo cáo này, các giá trị post-layout được dùng làm số liệu chính khi kết luận timing.


6.5. Mô phỏng clock skew và race condition

6.5.1. Thiết lập mô phỏng

Để khảo sát race condition, DFF được cấp hai nguồn clock riêng: CLK_M điều khiển latch master và CLK_S điều khiển latch slave. Tham số *DelaySlave* được dùng để dịch thời điểm mở của slave so với master. Cách thiết lập này cho phép tạo ra các trường hợp slave mở sớm, slave mở gần sát master hoặc slave mở sau master một khoảng đủ lớn.



Hình 6.12: Testbench dùng hai nguồn clock riêng cho master và slave




Hình 6.13: Cấu hình tham số *tper*, *pw*, thời gian sườn và *DelaySlave*

Trong testbench này, *tper* là chu kỳ clock, *pw* là độ rộng xung, còn *t* là thời gian rise/fall của clock và tín hiệu D. Khi thay đổi *DelaySlave*, vùng overlap hoặc non-overlap giữa hai latch thay đổi theo. Nếu CLK_S làm slave mở trong khi master cũng mở, đường truyền $D \rightarrow Q_m \rightarrow Q$ có thể được hình thành. Đây là điều kiện trực tiếp gây dữ liệu đi xuyên.

6.5.2. Trường hợp dữ liệu đi xuyên khi DelaySlave = 0.6 ns

Khi $DelaySlave = 0.6$ ns, slave mở sớm và tạo vùng overlap với khoảng master đang mở. Dữ liệu D đổi trong vùng này có thể đi qua master đến Qm, rồi tiếp tục đi qua slave đến Q trong cùng một pha clock. Khi đó Q không còn chỉ cập nhật tại cạnh clock mong muốn, mà gần như bám theo biến động của D sau một độ trễ truyền ngắn.




Hình 6.14: Dữ liệu đi xuyên khi $DelaySlave = 0.6$ ns: slave mở sớm và hai latch cùng mở

Quan sát quanh thời điểm 2.7 ns, CLK_S đã mở slave trước đó. Khi D đổi từ 1 xuống 0 và sau đó master mở trong khi slave chưa đóng, giá trị $D = 0$ truyền theo đường $D \rightarrow Qm \rightarrow Q$. Qm và Q rơi gần như liên tiếp, với độ lệch khoảng 30.9 ps, xấp xỉ một độ trễ cổng. So với DFF master-slave hoạt động đúng, độ lệch này quá nhỏ vì Q lẽ ra phải chờ pha slave hợp lệ tiếp theo. Kết quả này cho thấy dữ liệu bị đi xuyên và đồng thời minh họa nguy cơ hold violation khi clock skew tạo overlap giữa hai latch.

6.5.3. Trường hợp không có dữ liệu đi xuyên khi DelaySlave = 1 ns

Khi $DelaySlave = 1$ ns, slave mở sau master một khoảng nhỏ, tạo non-overlap xấp xỉ 100 ps trong điều kiện mô phỏng. Với cùng dữ liệu D, khi D chuyển mức ở 2.7 ns thì master đang đóng nên Qm chưa đổi. Master chỉ cập nhật Qm khi đến pha mở tiếp theo; tại thời điểm đó slave vẫn chưa mở, nên Q chưa thể đổi ngay.




Hình 6.15: Trường hợp $DelaySlave = 1\text{ ns}$: có non-overlap, Q trễ Q_m khoảng 89 ps

Kết quả waveform cho thấy Q chỉ đổi sau khi Q_m đã ổn định và slave mở, với độ trễ Q so với Q_m khoảng 89 ps . Ngõ ra Q không bám tức thời theo D trong vùng nguy hiểm như trường hợp $DelaySlave = 0.6\text{ ns}$. Do đó mạch vẫn giữ được tính chất kích cạnh trong điều kiện skew này.

6.5.4. Trường hợp tách pha rõ khi $DelaySlave = 2\text{ ns}$

Khi $DelaySlave = 2\text{ ns}$, hai latch trở lại quan hệ pha tách biệt rõ ràng hơn. Master cập nhật Q_m ở pha của nó, còn slave chỉ truyền Q_m ra Q ở pha kế tiếp. Dạng sóng Q không có glitch đáng kể và không đổi ngay theo D .



Hình 6.16: Trường hợp $DelaySlave = 2\text{ ns}$: Q trễ Q_m khoảng 911 ps và không xảy ra dữ liệu đi xuyên

Trong trường hợp này, Q trễ Q_m khoảng 911 ps, gần nửa chu kỳ trong thiết lập mô phỏng. Hai cạnh Q_m và Q tách rời rõ ràng, cho thấy dữ liệu không đi xuyên từ D đến Q trong cùng một pha clock. So sánh với trường hợp $DelaySlave = 0.6$ ns, độ trễ 911 ps lớn hơn rất nhiều so với 30.9 ps, qua đó xác nhận vai trò của non-overlap trong việc duy trì hoạt động edge-triggered của DFF.

Bảng 6.4: Tổng hợp kết quả mô phỏng clock skew


<i>DelaySlave</i>	Quan sát chính	Kết luận
0.6 ns	Q_m và Q rơi gần nhau, lệch khoảng 30.9 ps	Hai latch cùng mở trong vùng overlap, dữ liệu đi xuyên từ D đến Q
1 ns	Q trễ Q_m khoảng 89 ps	Có non-overlap ngắn; không quan sát dữ liệu đi xuyên trong waveform đã mô phỏng
2 ns	Q trễ Q_m khoảng 911 ps	Hai pha tách rõ; DFF giữ đúng tính edge-triggered

6.6. Đánh giá tần số hoạt động

Để đánh giá giới hạn tần số hoạt động, báo cáo dùng hai bước: đo các thông số timing cơ bản của DFF post-layout, sau đó kiểm chứng bằng mô phỏng sweep chu kỳ clock trên chuỗi hai DFF. Cách làm này tránh kết luận F_{max} chỉ dựa trên một waveform chức năng đơn lẻ.

6.6.1. Đo clock-to-Q delay

Clock-to-Q delay được đo từ thời điểm cạnh chốt của CLK đi qua mức 50% VDD đến thời điểm Q đi qua mức 50% VDD. Với $VDD = 1.2$ V, ngưỡng đo tương ứng là 0.6 V. Khi đo $t_{CQ, rise}$, dữ liệu D được giữ ổn định ở mức 1 trước cạnh clock để Q chuyển từ 0 lên 1. Khi đo $t_{CQ, fall}$, D được giữ ổn định ở mức 0 trước cạnh clock để Q chuyển từ 1 xuống 0. Các phép đo trong phần này được thực hiện trên netlist post-layout nên đã bao gồm ảnh hưởng ký sinh sau layout.




Hình 6.17: Testbench đo clock-to-Q delay của DFF post-layout

Variable	Value	Analysis	Type	En	Value
temp	25	sweep t su sweep	Start = 30p, Stop = 20p		
t	10p	sweep t su sweep	Start = 30p, Stop = 20p		
tper	2n	tran	Start Time: 0 Time Steps: 1p Stop Time: 10n		
t_h	20p				
t_su					
Q_delay	1.5n				


Output	Expression	Value	Analyses
v(d)		0.0	tran
v(cld)		0.0	tran
v(q)		0.0	tran
v(qm)		0.0	tran

Hình 6.18: Cấu hình nguồn và tham số mô phỏng dùng cho phép đo t_{CQ}



Hình 6.19: Waveform đo $t_{CQ,fall}$ trên post-layout

Từ waveform, đo từ cạnh lên của CLK tại mức 0.6 V đến cạnh xuống của Q tại mức 0.6 V, thu được $t_{CQ,fall}$ xấp xỉ 65.8 ps. Khi làm tròn theo sai số đọc cursor, báo cáo dùng $t_{CQ,fall} = 66$ ps.



Hình 6.20: Waveform đo $t_{CQ,rise}$ trên post-layout

Tương tự, đo từ cạnh lên của CLK tại mức 0.6 V đến cạnh lên của Q tại mức 0.6 V, thu được $t_{CQ,rise}$ khoảng 77.2–77.4 ps. Trong bảng tổng hợp, báo cáo chọn $t_{CQ,rise} = 77.4$ ps. Vì $t_{CQ,rise}$ lớn hơn $t_{CQ,fall}$, giá trị dùng để ước lượng chu kỳ tối thiểu là:

$$t_{CQ,max} = 77.4 \text{ ps}$$

6.6.2. Ước lượng Fmax theo công thức timing


Trong hệ thống dùng flip-flop, chu kỳ clock tối thiểu không nên chỉ được đánh giá bằng riêng clock-to-Q delay. Theo mô hình timing cơ bản giữa hai flip-flop, chu kỳ tối thiểu cần bao gồm clock-to-Q delay, độ trễ logic tổ hợp, setup time và clock skew:

$$T_{min} = t_{CQ,max} + T_{logic} + t_{setup} + T_{skew}$$

$$F_{max} = \frac{1}{T_{min}}$$

Flip-Flop Delay

- Sum of setup time and Clk-output delay is the only true measure of the performance with respect to the system speed
- $T = T_{Clk-Q} + T_{Logic} + T_{setup} + T_{skew}$



Hình 6.21: Mô hình timing giữa hai flip-flop dùng để ước lượng F_{max}

Trong bài này, mạch kiểm chứng F_{max} dùng chuỗi hai DFF post-layout và không đặt mạch logic tổ hợp ở giữa, nên $T_{logic} = 0$. Clock ngoài được cấp lý tưởng cho hai DFF trong phép tính lý thuyết, nên T_{skew} được xem xấp xỉ bằng 0. Inverter clock nằm bên trong cell DFF và đã được layout/trích ký sinh chung với DFF, vì vậy độ trễ của inverter clock và ký sinh đường clock nội bộ đã được phản ánh trong t_{CQ} và t_{setup} , không cộng thêm lần nữa vào công thức.

Với $t_{CQ,max} = 77.4$ ps và $t_{setup} = 30$ ps:


$$T_{min} = 77.4 \text{ ps} + 30 \text{ ps} = 107.4 \text{ ps}$$

$$F_{max,theory} \approx \frac{1}{107.4 \text{ ps}} \approx 9.31 \text{ GHz}$$


Giá trị này là ước lượng lý thuyết dựa trên các thông số timing đã đo, không phải kết luận cuối cùng về tần số hoạt động thực nghiệm.

6.6.3. Kiểm chứng $F_{\max}$ bằng sweep chu kỳ clock

Để kiểm chứng thực tế, báo cáo sử dụng testbench gồm hai DFF post-layout mắc nối tiếp. Chu kỳ clock TPER được sweep quanh vùng giới hạn lý thuyết. Cách mắc này cho phép quan sát cả ngõ ra Q của DFF thứ nhất và ngõ ra Q2 của DFF thứ hai, từ đó đánh giá dữ liệu có còn được truyền ổn định sang chu kỳ kế tiếp hay không. Nếu chu kỳ quá nhỏ, Q2 không còn đạt mức logic rõ ràng hoặc xuất hiện dao động/spike, cho thấy mạch không còn ổn định ở chu kỳ đó.



Hình 6.22: Testbench kiểm chứng $F_{\max}$ bằng chuỗi hai DFF post-layout



Hình 6.23: Kết quả sweep chu kỳ clock dùng để kiểm chứng $F_{\max}$ post-layout

Bảng 6.5: Kết quả sweep chu kỳ clock post-layout

TPER	Tần số tương ứng	Nhận xét
170 ps	5.88 GHz	Q và Q2 còn đạt mức logic rõ
160 ps	6.25 GHz	Chu kỳ nhỏ nhất còn đo được đầy đủ cạnh lên/cạnh xuống ổn định
150 ps	6.67 GHz	Không chốt pass vì waveform không còn đủ rõ để đo ổn định cả hai cạnh
140 ps	7.14 GHz	Fail rõ hơn, Q2 méo và không đạt mức logic chắc chắn


Từ kết quả sweep post-layout, TPER = 160 ps là chu kỳ nhỏ nhất còn đo được đầy đủ cả cạnh lên và cạnh xuống ổn định. Ở TPER = 150 ps, waveform không còn đủ rõ để xác định rise/fall một cách tin cậy nên không được chốt là pass. Do đó, giá trị $F_{\max}$ thực nghiệm sau layout được chọn là:

$$F_{\max, \text{post-layout}} = \frac{1}{160 \text{ ps}} = 6.25 \text{ GHz}$$

Giá trị thực nghiệm thấp hơn $F_{\max, \text{theory}}$ vì mô phỏng sweep phản ánh đầy đủ hơn ảnh hưởng của ký sinh layout, tải clock, độ dốc cạnh clock, sự ổn định của các node nội bộ và yêu cầu ngõ ra tầng sau phải đạt mức logic rõ trong chu kỳ kế tiếp. Vì vậy trong báo cáo này, $F_{\max, \text{post-layout}} = 6.25 \text{ GHz}$ là giá trị dùng để kết luận, còn 9.31 GHz là giá trị tham khảo từ công thức timing.

6.6.4. Đối chiếu DFF đơn và cấu hình có buffer


Bên cạnh testbench chuỗi hai DFF, báo cáo mô phỏng thêm DFF đơn để kiểm tra trực tiếp dạng sóng Q theo từng chu kỳ. Hai trường hợp được đối chiếu là DFF gốc không thêm buffer và DFF có buffer tại ngõ ra Q. Các mô phỏng này dùng để đánh giá chất lượng waveform và khả năng drive tải ở ngõ ra, không thay thế phép đo t_{CQ} lỗi đã trình bày ở trên.




Hình 6.24: Waveform DFF đơn post-layout tại $TPER = 200\text{ ps}$, chưa thêm buffer ngõ ra



Hình 6.25: Waveform DFF đơn post-layout tại $TPER = 200\text{ ps}$ khi thêm buffer ngõ ra Q



Hình 6.26: Waveform DFF đơn post-layout tại $TPER = 160\text{ ps}$



Hình 6.27: Waveform DFF đơn post-layout tại $TPER = 160\text{ ps}$ khi thêm buffer ngõ ra Q

Tại $TPER = 200\text{ ps}$, cả DFF gốc và DFF có buffer đều cho waveform ổn định. Khi giảm chu kỳ xuống $TPER = 160\text{ ps}$, waveform của DFF gốc vẫn còn đo được cạnh lên và cạnh xuống, còn cấu hình có buffer cho mức Q vuông và rõ hơn ở ngõ ra ngoài. Tuy nhiên, buffer là tầng phụ sau cell DFF nên độ trễ đo tại ngõ ra sau buffer đã bao gồm thêm trễ của tầng đệm. Vì vậy, buffer chỉ được dùng để khảo sát khả năng drive và cải thiện dạng sóng ngõ ra; $F_{\max}$ chính của thiết kế vẫn được chốt theo DFF post-layout ở $TPER = 160\text{ ps}$.

Bảng 6.6: Tổng hợp kết quả timing và $F_{\max}$ post-layout

Thông số	Giá trị	Đơn vị
VDD	1.2	V
$t_{CQ,fall}$	66	ps
$t_{CQ,rise}$	77.4	ps
$t_{CQ,max}$	77.4	ps
Setup time post-layout	30	ps
Hold time post-layout	20	ps
T_{min} lý thuyết	107.4	ps
$F_{\max,theory}$	9.31	GHz
Chu kỳ nhỏ nhất chọn từ sweep	160	ps
$F_{\max,post-layout}$ thực nghiệm	6.25	GHz
Kích thước layout DFF	8.82 x 4.6	$\mu m \times \mu m$
Diện tích DFF	40.57	μm^2

6.7. Nhận xét về ảnh hưởng ký sinh

Sau trích ký sinh, waveform có thể có sườn chuyển mức chậm hơn hoặc xuất hiện nhiễu nhỏ do điện trở và điện dung dây nối. Các kết quả post-layout trong báo cáo được dùng để xác nhận chức năng và đánh giá xu hướng ảnh hưởng ký sinh.

Với DFF master-slave, sai lệch pha giữa CLK và CLKB có thể làm thay đổi khoảng an toàn giữa master và slave. Kết quả mô phỏng hai clock riêng cho thấy khi skew tạo overlap, Qm và Q có thể chuyển gần như đồng thời và làm mất tính edge-triggered. Khi skew tạo non-overlap đủ lớn, Q chỉ cập nhật sau khi Qm ổn định, nhờ đó tránh dữ liệu đi xuyên. Biên skew chính xác cần được xác định bằng sweep mịn hơn quanh vùng chuyển tiếp giữa hai trạng thái đạt và vi phạm.

Tổng kết, báo cáo đã trình bày schematic, kích thước transistor, layout, trích ký sinh và mô phỏng pre-layout/post-layout cho D_latch và DFF. Kết quả timing post-layout cho $t_{CQ,max} = 77.4$ ps, $t_{setup} = 30$ ps và $t_{hold} = 20$ ps. Từ sweep transient trên chuỗi hai DFF, chu kỳ nhỏ nhất được chốt là 160 ps, tương ứng $F_{\max,post-layout} = 6.25$ GHz.

CHƯƠNG 7. KẾT LUẬN

Đồ án đã hoàn thành thiết kế D Flip-Flop dùng D_latch static transmission-gate ở mức transistor trên công nghệ CMOS 90 nm với nguồn nuôi 1.2 V. Báo cáo trình bày đầy đủ các bước chính gồm cơ sở lý thuyết, kiến trúc master-slave, chọn kích thước transistor, schematic, layout, trích ký sinh và mô phỏng transient.

Kết quả layout của DFF có kích thước $8.82 \mu\text{m} \times 4.6 \mu\text{m}$, tương ứng diện tích khoảng $40.57 \mu\text{m}^2$. Mô phỏng post-layout xác nhận các thông số timing chính gồm $t_{CQ,fall} = 66 \text{ ps}$, $t_{CQ,rise} = 77.4 \text{ ps}$, $t_{setup} = 30 \text{ ps}$ và $t_{hold} = 20 \text{ ps}$. Từ công thức timing, $F_{\max}$ lý thuyết xấp xỉ 9.31 GHz; từ sweep transient post-layout, giá trị thực nghiệm được chốt là khoảng 6.25 GHz.

Báo cáo cũng đã bổ sung phương pháp đo setup time và hold time bằng cách quét thời điểm chuyển mức của D quanh cạnh clock lấy mẫu. Kết quả pre-layout cho $t_{setup} = 17 \text{ ps}$ và $t_{hold} = 11 \text{ ps}$, trong khi kết quả post-layout tăng lên $t_{setup} = 30 \text{ ps}$ và $t_{hold} = 20 \text{ ps}$. Sự khác biệt này cho thấy mô phỏng sau layout là cần thiết vì ký sinh RC làm điều kiện timing chặt hơn so với schematic lý tưởng.

Phần mô phỏng clock skew giữa latch master và latch slave cho thấy khi slave mở quá sớm và tạo overlap với master, dữ liệu có thể đi xuyên từ D qua Qm đến Q trong cùng một pha clock. Trường hợp $DelaySlave = 0.6 \text{ ns}$ thể hiện rõ hiện tượng này với Qm và Q lệch khoảng 30.9 ps. Khi $DelaySlave = 1 \text{ ns}$ hoặc 2 ns , hai latch có khoảng tách pha phù hợp hơn, Q không bám trực tiếp theo D và mạch giữ được tính chất edge-triggered.

Hướng cải thiện tiếp theo là đo thêm t_{CQ} rise/fall trên cùng netlist post-layout và thực hiện sweep mịn hơn quanh biên clock skew, đồng thời bổ sung log DRC/LVS chính thức nếu cần kết luận đầy đủ về tính hợp lệ vật lý của layout.

TÀI LIỆU THAM KHẢO

- [1] J. M. Rabaey, A. Chandrakasan, and B. Nikolic, *Digital Integrated Circuits: A Design Perspective*, 2nd ed. Prentice Hall, 2003.
- [2] N. H. E. Weste and D. M. Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, 4th ed. Addison-Wesley, 2011.
- [3] S.-M. Kang and Y. Leblebici, *CMOS Digital Integrated Circuits: Analysis and Design*, 3rd ed. McGraw-Hill, 2003.
- [4] Cadence Design Systems, *Virtuoso Analog Design Environment User Guide*.
- [5] Stanford University, *EE371: Latch and Flip-Flop Design*, lecture slides.